Tài liệu Tìm hiểu về bộ lọc thông dải điều hưởng sử dụng diode biến dung

TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI VIỆN ĐIỆN TỬ - VIỄN THÔNG BÁO CÁO THỰC TẬP CUỐI KHÓA Đề tài: TÌM HIỂU VỀ BỘ LỌC THÔNG DẢI ĐIỀU HƯỞNG SỬ DỤNG DIODE BIẾN DUNG Giảng viên hướng dẫn: PGS. TS. QUYỀN NGUYỄN XUÂN Hà Nội, 5 - 2020 LỜI NÓI ĐẦU Trong công cuộc phát triển hướng tới cách mạng công nghiệp lần thứ 4. Hiện nay, cùng với sự phát triển của khoa học công nghê và ngày càng có nhiều thiết bị truyền thông hoạt động trên nhiều dải tần khác nhau, khiến cho nhu cầu đòi hỏi một thiết bị có khả năng tùy chỉnh tần số cộng hưởng để lọc được các tín hiệu mong muốn. Trong Bài viết Này Em xin trình bày những kiến thức cở bản về đường truyền siêu cao tần cũng như kiến thức nền tảng để thiết kế một bộ lọc thông dải điều hưởng bằng việc sử dụng các diode biến dung. Em xin gửi lời cảm ơn chân thành tới PGS.TS Nguyễn Xuân Quyền, Viện Điện Tử-Viễn Thông, trường Đại Học Bách Khoa Hà Nội, đã hướng dẫn tận tình cùng những góp ý vô cùng bổ ích để em có thể hoàn thiện bài nghiên cứu này này. Em xin chân thành cảm ơn. MỤC LỤC DANH MỤC HÌNH …………………………………………………………………...i VẼ CHƯƠNG 1. TỔNG QUAN VỀ THIẾT KẾ BỘ LỌC CAO TẦN................................2 1.1 Lý thuyết bộ lọc tần số..............................................................................................2 1.1.1 phân tích mạch điện siêu cao tần........................................................................2 1.2 Phương pháp suy hao chèn trong thiết kế bộ lọc....................................................7 1.2.1 Tổng quan...........................................................................................................7 1.2.2 Phương pháp chuyển đổi và chuẩn hóa..............................................................9 1.2.3 Một số dạng bộ lọc thường sử dụng.................................................................11 1.3 Các phương pháp điều chỉnh tần số cộng hưởng.................................................18 1.3.1 Cuộn cảm có thể điều chỉnh.............................................................................18 1.3.2 Tụ điện có thể điều chỉnh.................................................................................19 1.4 Kết luận chương.....................................................................................................24 CHƯƠNG 2. BỘ LỌC THÔNG DẢI VỚI BỘ CỘNG HƯỞNG VI DẢI SONG SONG.......................................................................................................................................25 2.1 Lý thuyết đường truyền vi dải................................................................................25 2.1.1 cấu trúc đường truyền vi dải.............................................................................25 2.1.2 đường truyền vi dải song song.........................................................................26 2.1.3 Ưu, nhươc điểm của đường truyền vi dải.........................................................29 2.2 Các mô hình tương đương thường gặp trong đường truyền vi dải......................29 2.2.1 Đường truyền hở mạch, ngắn mạch.................................................................29 2.2.2 kết thúc mở.......................................................................................................30 2.2.3 Khe hẹp (S).......................................................................................................31 2.2.4 Gấp khúc...........................................................................................................31 KẾT LUẬN........................................................................................................................33 TÀI LIỆU THAM KHẢO................................................................................................34 DANH MỤC HÌNH VẼ Hình 1.1 Mạng cao tần hai cửa (4 cực)....................................................................1 Hình 1.2 Mạng hai cửa nối tầng và mạng hai cửa tương đương..............................6 Hình 1.3 Sơ đồ mạch điện tổng quát.......................................................................7 Hình 1.4 Quy trình thiết lế bộ lọc bằng phương pháp suy hao chèn........................8 Hình 1.5 Chuyển đổi phần tử cơ bản từ LPF sang HPF, BPF hoặc BSF [5]............9 Hình 1.6 Nguyên mẫu bộ lọc thông thấp[5]..........................................................10 Hình 1.7 Đáp ứng của bộ lọc thông thấp Butterworth (bằng phẳng tối đa) [5]......11 Hình 1.8 Đáp ứng tần số của bộ lọc thông thấp Butterworth.................................12 Hình 1.9 Đáp ứng bộ lọc thông thấp Tchebyscheff [5]..........................................15 Hình 1.10 Nguyên mẫu bộ lọc thông thấp Elliptic [5]...........................................16 Hình 1.11 Đáp ứng tần số một số bộ lọc thông thấp Elliptic.................................17 Hình 1.12 Mô hình mạch điện tương đương đơn giản [9].....................................18 Hình 1.13 Mô hình SPICE [9]...............................................................................18 Hình 1.14 Sơ đồ khối của DTC [10]......................................................................20 Hình 1.15 Mạch điện tương đương của DTC [10].................................................20 Hình 1.16 Điện dung DTC trong cấu hình nối tiếp và song song..........................21 Hình 1.17 Hệ số phẩm chất Q của DTC trong cấu hình song song........................22 Hình 2.1 Cấu trúc đường truyền vi dải..................................................................24 Hình 2.2 Phân bố trường trong cấu trúc vi dải.......................................................25 Hình 2.3 Cấu trúc đường truyền vi dải song song.................................................26 Hình 2.4 Phần bố trường trong đường vi dải song song (a) chế độ chẵn (b) chế độ lẻ.................................................................................................................................. 26 Hình 2.5 Sơ đồ tương đương của a) đường truyền ngắn mạch, b) đường truyền hở mạch............................................................................................................................ 29 Hình 2.6 Mô hình tương đương tại đầu mở của đường truyền...............................30 Hình 2.7 Mô hình tương đương khe hẹp S............................................................30 Hình 2.8 Mô hình tương đương phần gấp khúc.....................................................31 CHƯƠNG 1. TỔNG QUAN VỀ THIẾT KẾ BỘ LỌC CAO TẦN Trong chương 1 sẽ trình bày những lý thuyết cơ bản về thiết kế bộ lọc cao tần, các phương pháp điều chỉnh tần số cộng hưởng của bộ lọc. Những lý thuyết được đưa ra sẽ cung cấp những kiến thức cơ bản để thiết kế một bộ lọc có thể cấu hình tần số cộng hưởng. 1.1 Lý thuyết bộ lọc tần số 1.1.1 phân tích mạch điện siêu cao tần 1.1.1.1 Các tham số của mạng siêu cao tần Việc mô tả một mạch lọc cao tần nói riêng hay mạch điện cao tần có hai đầu cuối nói chung được thể hiện bằng một mạng hai cửa như hình 1.1 với điện áp và cường độ dòng điện lần lượt tại cửa 1 và cửa 2, trở kháng đầu cuối và điện áp nguồn. Hình 1.1 Mạng cao tần hai cửa (4 cực) Với mạng cao tần hai cửa, điện áp và dòng điện là các đại lượng dao động điều hòa theo thời gian. Điện áp ở cửa 1 bằng: v1 ( t )=|V 1|cos ( ωt +Φ )=ℜ (|V 1| e j (ωt +Φ ))=ℜ(V 1 e jωt ) Biên độ điện áp tại cửa 1 được coi là biên độ phức và có thể viết như sau: (1.1) V 1=|V 1| e jωΦ (1.2) Trong một mạng cao tần, đôi khi việc đo công suất đầu vào và ra quan trong hơn việc đo cường dộ dòng điện và điện áp. Trong khi đó, ở tần số siêu cao, việc đo điện áp và dòng điện thường chỉ cho những đại lượng như tỷ số sóng đứng (SWR), hệ số phản xạ,… tham số dễ đo nhất là công xuất phản xạ và công suất tới, điều kiện thử lý tưởng là khi mạng 2 cửa được phối hợp trở kháng tải. Người ta định nghĩa các biến số và trong đó a biểu thị sóng công suất tới và b biểu thị sóng công suất phản xạ. Mối quan hệ giữa các biến công suất và điện áp, dòng điện là: V n= √ Z 0 n (an +b n) (1.3) 1 (an −bn ) √ Z0n (1.4) l n= Hay 1 Vn a n= ( + √ Z 0 n ln ) 2 √ Z0n (1.5) 1 V b n= ( n + √ Z 0 n l n ) 2 √Z0n (1.6) Với các định nghĩa biến số trên, công suất tại cửa n là: 1 1 Pn= ℜ ( V n . l ¿n )= (an a¿n−bn b¿n) 2 2 (1.7) ¿ Dấu (*) thể hiện giá trị liên phức hợp. Ở đây có thể thể thấy a n a n /2 là công suất tới ¿ cửa n, còn b n b n /2 là công suất phản xạ tại cửa n. 1.1.1.2 Ma trận tán xạ S Việc mô tả hoạt động của mạng 4 cực như trong hình 1.1 thông qua hệ phương trình tuyến tính sử dụng sóng công suất là các biến số: b 1=S 11 a1 + S12 a2 b 2=S 21 a 1+ S 22 a2 (1.8) Viết dưới dạng ma trận: b1 S S a = 11 12 . 1 b2 S 21 S22 a2 [ ][ ][ ] (1.9) Hay (1.10) [ b ]= [ S ] . [ a ] Ma trận S được gọi là ma trận tán xạ của mạng hai cửa. Các tham số tán xạ Smn được xác định như sau: S11 = S21 = b1 b1 S11 = b 2 a =0 a 2 a =0 b2 a1 | | 2 a2=0 S11 = b2 a2 | | (1.11 ) 1 a1=0 Trong đó an = 0 thể hiện rằng của n được phối hợp trở kháng hoàn toàn. Các tham số S11 và S12 được gọi là hệ số phản xạ, còn S 12 và S21 đươc gọi là hệ số truyền đạt. Các tham số tán xạ thường là các số phức nên được biểu diễn dưới dạng biên độ và pha, Giá trị biên độ thường được đổi sang đơn vị decibels(dB). Smn=|S mn|e j Φ (1.12) mn ¿ Smn∨[dB]=20 log|S mn|dB với m , n=1,2 Đối với bộ lọc, người ta định nghĩa hai tham số sau: L A =−20 log |S mn|dB với m, n=1,2( m¿ n) (1.13) LR =−20 log |Smn|dB với n=1,2 (1.14) Trong đó, LA là tổn hao xen giữa cửa n và m, L R là tổn hao ngược tại cửa n. Ngoài ra, người ta còn định nghĩa tỷ số sóng đứng về điện áp (Voltage Standing Wave Ratio – VSWR) như sau: VSWR= 1+|S mn| 1−|S mn| (1.15) Khi một tín hiệu được truyền qua một mạch lựa chọn tần số như mạch lọc, tín hiệu ở đầu ra sẽ có một khoảng trễ nhất định so với tín hiệu đầu vào, Tham số trễ quan trọng cần được xem xét trong bộ lọc là trễ nhóm, hay trễ đường bao tín hiệu, được định nghĩa là: τ d= −d Φ21 dω (1.16) Tham số tán xạ có một số tính chất quan trọng khi phân tích mạng cao tần. Đối với mạng hai cửa tương hỗ S12 = S22. Nếu mạng hai cửa là dối xứng, thì ngoài tính chất tương hỗ, còn có S11 = S22. Giả sử mạng hai cửa không có tổn hao, tổng công suất truyền qua và công suất phản xạ trở lại bằng tổng công suất tới. Định luật bảo toàn năng lượng trong mạng hai cửa không có tổn hao có thể viết như sau: ¿ S221∨¿ +¿ S221∨¿=1 ¿ ¿ (1.17) ¿ S212∨¿ +¿ S 222∨¿=1 ¿ ¿ (1.18) 1.1.1.3 Ma trận trở kháng Z và dẫn nạp Y Mối quan hệ giữa điện áp và dòng điện trong mạng hai cửa như hình 1.1 có thể được viết như sau: V 1=Z 11 I 1 + Z12 I 2 V 2=Z 21 I 1+ Z 22 I 2 (1.19) Viết dưới dạng ma trận: V1 Z 11 Z12 I 1 = . V2 Z 21 Z22 I 2 [ ][ ][ ] (1.20) Hay (1.21) [ V ] =[ Z ] . [ I ] Ma trận Z được gọi là ma trận trở kháng vì bốn tham số của nó đều liên quan đến trở kháng. Ngoài ra người ta còn định nghĩa ma trận dẫn nap Y: I1 Y Y 12 V 1 = 11 . I2 Y 21 Y 22 V 2 [ ][ ][ ] (1.22) Hay [ I ] =[ Y ] . [ V ] (1.23) Khi đánh giá một hệ thống gồm nhiều mạng hai cửa ghép nối theo kiểu nối tiếp hoặc song song, ma trận trở kháng Z và ma trận dẫn nạp Y thường được áp dụng, giúp cho việc tính toán trở nên dễ dàng hơn. 1.1.1.4 Ma trận truyền đạt ABCD Mối quan hệ giữa điện áp và dòng điện ở cửa 1 với điện áp và dòng điện ở cửa 2 của mạng hai cực trong hình 1.1 được biểu diễn bằng hệ thức sau: V 1= A V 2−B I 2 I 1=C V 2−D I 2 (1.24) Viết dưới dạng ma trận, ta có: V1 = A I1 C B . V2 D −I 2 [ ] [ ][ ] (1.25) Bốn tham số trong ma trận ABCD có thể xác định bằng cách thực hiện các phép đo ở mạch hai cửa với điều kiện ngắn mạch và hở mạch. Ma trận ABCD có những tính chất sau: Đối với mạng hai cửa tương hỗ: AD – BC = 1 (1.26) Đối với mạng hai cửa đối xứng: A = D (1.27) Nếu mạng hai cửa không có tổn hao, A và D có giá trị thực còn B và C có giá trị thuần ảo. Ma trận ABCD đóng vai trò quan trọng trong việc phân tích hệ thống cao tần gồm nhiều mạng hai cửa ghép nối với nhau theo kiểu nối tầng. Kiểu ghép nối này thường được sử dụng trong việc phân tích thiết kế mạch lọc, vì hầu hết các kiểu mạch lọc đều được cấu tạo nên từ các thành phần ghép nối tầng với nhau. Đầu tiên, ta xét trường hợp đơn giản, cấu trúc nối tầng bao gồm hai mạng hai cửa như trong hình 1.2. Hình 1.2 Mạng hai cửa nối tầng và mạng hai cửa tương đương Với cấu hình nối ghép như trên, ta có: V1 V '1 V over {{I} rsub {1} rsup { = ' và 2 =[ V }} ] 1 I1 I I1 2 [ ][ ] [ ] Đầu vào của mạng N’’ là đầu ra của mạng N’, nên: [ V }}2 over {{-I} rsub {1} rsup { ]=[ V }}1 over {{I} rsub {1} rsup { ] Theo (26) ta có: V '1 V '2 V '2' A ' B' A '' B' ' }} over {{I} rsub {1} rsup { = ' . và [ V 1 ]= C '' D '' . ' ' C D' −I '2 I '1 −I 2 [ ] [ ][ ] [ ][ ] Mối quan hệ giữa điện áp và dòng điện ở hai đầu cuối của hệ thống là: V1 A' B' A' ' B' ' V2 = ' = A ' . '' '' . C I1 C D C D −I 2 [ ] ([ ][ B . V2 D −I 2 ]) [ ] [ ] [ ] (1.28) Như vậy, hệ thống mạng hai cửa ghép tầng tương đương với một mạng hai cửa có ma trận ABCD bằng tích các ma trận ABCD thành phần. Điều này đúng cho hệ thống bao gồm các mạng hai cửa nối tầng với mọi số lượng. 1.2 Phương pháp suy hao chèn trong thiết kế bộ lọc 1.2.1 Tổng quan Xét một bộ lọc không tổn hao (lossless), là bộ lọc sử dụng các linh kiện và đường truyền không tổn hao, được kết nối với nguồn và tải như Hình 1.3. Hình 1.3 Sơ đồ mạch điện tổng quát Đặt PLR là tỷ số giữa công suất tối đa có thể cấp cho tải của nguồn P inc với công suất thực sự cấp cho tải PLoad. P LR= Pinc P Load (1.29) Đối với bộ lọc không tổn hao: P LR= 1 2 1−¿ Γ (ω)∨¿ ¿ (1.30) Trong đó, Γ (ω) là hệ số phản xạ. Do Γ (ω) là hàm chẵn của ω và có giá trị nhỏ hơn 1 nên ta có thể biểu diễn dưới dạng phân thức theo ω 2 như sau [4]: Γ ( ω)∨¿ M ω2 M → P LR =M (ω¿¿ 2) ¿ M (ω¿¿ 2)+ N (ω¿¿ 2)¿ ¿ ( ω¿¿ 2) ¿ N (ω¿¿ 2)¿ (1.31) (1.32) Trong phương pháp suy hao chèn, ta sẽ sử dụng hàm P LR (ω) để đại diện cho đáp ứng biên độ của bộ lọc tần số. Quy trình thiết kế bộ lọc bằng phương pháp suy hao chèn được thể hiện trong Hình 1.4: Hình 1.4 Quy trình thiết lế bộ lọc bằng phương pháp suy hao chèn - Trong phương pháp suy hao chèn, chúng ta sẽ dựa trên đặc tả kỹ thuật của bộ lọc cần thiết kế để chọn ra kiểu bộ lọc có đáp ứng biên độ phù hợp (Maximally Flat, Tchebyscheff, Elliptic…) sau đó xác định bậc của bộ lọc rồi cuối cùng xác định giá trị các linh kiện trong bộ lọc. - Trừ bộ lọc thông thấp, để đơn giản hóa quá trình thiết kế, sau khi chọn ra kiểu bộ lọc và bậc phù hợp, chúng ta sẽ không trực tiếp đi vào xác định giá trị linh kiện trong bộ lọc mà sẽ đi vào thiết kế nguyên mẫu lọc thông thấp rồi chuyển đổi sang dạng bộ lọc cần thiết kế (thông cao, thông dải, chắn dải). 1.2.2 Phương pháp chuyển đổi và chuẩn hóa Chuẩn hóa các tham số của bộ lọc thông thấp: để đơn giản cho quá trình thiết kế, trở kháng và tần số thường được chuẩn hóa như trong Bảng 1.1. Bảng 1.1 Chuẩn hóa trở kháng và tần số [6] Trước chuẩn hóa STT Sau chuẩn hóa (Giá trị thực) ' 1 Trở kháng nguồn Rs R S=1 2 Trở kháng tải RL R L= 3 Tần số cắt ω c 1 4 Tần số ω ω' = ω ωc 5 Cuộn cảm L L '= ωc L RS 6 Tụ điện C C ' =R S ωc C ' RL RS Phương pháp chuyển đổi: việc chuyển đổi từ bộ lọc thông thấp sang các dạng bộ lọc khác có thể thực hiện theo Bảng 1.2 và Hình 1.5. Bảng 1.2 Chuyển dổi từ bộ lọc thông thấp sang các loại bộ lọc khác [5] LPF HPF BPF Li = Li R S ω0 ∆ Li = Li ∆ R S ω0 C 'i= ∆ ω0 Li R S C 'i= 1 ω0 Li ∆ R S ∆ RS ω0 C i Li = Ci ω0 ∆ R S C i= ' Li C 'i= 1 R S ωc Li ' Li = Ci L'i= BSF RS ω c Ci ' C i= ' ' ' RS ω0 C i ∆ Ci ∆ ω0 RS Hình 1.5 Chuyển đổi phần tử cơ bản từ LPF sang HPF, BPF hoặc BSF [5] Các công thức chuyển trên được tính với L i, Ci là các giá trị đã chuẩn hóa trở kháng và tần số còn Li’, Ci’ là các giá trị thực. Trong đó, đối với chuyển đổi:  LPF-HPF: ω c là tần số cắt của cả hai bộ lọc  LPF-BPF và LPF-BSF: ω 0=√ ω1 ω 2 là tần số trung tâm ω 1, ω 2 là biên của dải thông ∆= ω2−ω1 ω0 (1.33) 1.2.3 Một số dạng bộ lọc thường sử dụng Trong phần này, chúng ta sẽ khảo sát một số dạng bộ lọc phổ biến được thiết kế bằng phương pháp suy hao chèn. Hình 1.6 Nguyên mẫu bộ lọc thông thấp[5] 1.2.3.1 Bộ lọc Butterworth Hàm truyền bình phương biên độ của bộ lọc Butterworth có suy hao chèn LAr = 3,01dB tại tần số cắt Ωc =1 được cho bởi công thức[ CITATION Jia01 \l 1033 ]: 2 |S21 ( jΩ)| = 1 1+Ω2 n (1.34) Trong đó n là bậc của bộ lọc, tương ứng với số lượng các phần tử phản ứng được yêu cầu trong bộ ọc nguyên mẫu thông thấp, Loại đáp ứng này được gọi là tối đa bằng phẳng do hàm truyền đạt bình phương biên độ của nó có số lượng lớn nhất là (2n-1) đạo hàm bằng 0 tại Ωc =0. Do đó sấp xỉ bằng phẳng trong dải thông đối với bộ lọc thông thấp lý tưởng ở Ωc =0, nhưng giảm dần khi Ω tiếp cận tần số cắt Ωc . Hình 1.7 cho thấy một đáp ứng bằng phẳng tối đa. Hình 1.7 Đáp ứng của bộ lọc thông thấp Butterworth (bằng phẳng tối đa) [5] Với suy hao chèn LAr = 3.01 dB, tần số cắt Ωc =1 , các giá trị phần tử trong Hình 1.6 có thể được tính bởi công thức [5]: g0 =1 gi=2 sin π với i từ 1 đến n ( (2i−1) 2n ) (1.35) gn +1=1 Các giá trị phần tử cho bộ lọc thông thấp Butterworth nguyên mẫu với g1=1, ΩC =1, L Ar =3.01 dB tại ΩC được đưa ra trong Bảng 1.3. Để xác định bậc của bộ lọc Butterworth nguyên mẫu, một đặc điểm kỹ thuật thường là sự suy giảm băng thông tối thiểu L AS dB tại Ω=Ωs >1 được đưa ra như sau[ CITATION Jia01 \l 1033 ]: log ⁡(100.1 L −1) 2 log Ω S AS n≥ (1.36) Bảng 1.3 các giá trị phần tử nguyên mẫu bộ lọc thông thông Butterworth [5] n g1 g2 g3 g4 g5 1 2.0 1.0 2 1.4142 1.4142 1.0 3 1.0 2.0 1.0 1.0 4 0.7654 1.8478 1.8478 0.7654 1.0 5 0.6180 1.6180 2.0 1.6280 0.6180 g6 1.0 g7 g8 g9 6 0.5176 1.4142 1.9318 1.9318 1.4142 0.5176 1.0 7 0.4450 1.2470 1.8019 2.0 1.8019 1.2470 0.4450 1.0 8 0.3902 1.1111 1.6629 1.9616 1.9616 1.6629 1.1111 0.3902 1.0 Hình 1.8 mô tả đáp ứng tần số của bộ lọc thông thấp Butterworth bậc 5, tần số cắt 1GHz(3dB). Hình 1.8 Đáp ứng tần số của bộ lọc thông thấp Butterworth 1.2.3.2 Bộ lọc Tchebyscheff Đáp ứng bộ lọc Tchebyscheff biểu diễn dải thông có độ gợn bằng nhau, dải chắn bằng phẳng tối đá được thể hiện trong Hình 1.9. Hàm truyền bình phương biên độ mô tả kiểu phản ứng này là [5]: 2 |S21 ( jΩ)| = 1 1+ϵ T 2n (Ω) 2 (1.37) Trong đó hằng số gợn ϵ có liên quan đến độ gơn dải thông L Ar tính bằng dB như sau[ CITATION Jia01 \l 1033 ]: ϵ= √10 0.1L −1 Ar (1.38) Tn (Ω) là hàm của bậc bộ lọc, được định nghĩa[ CITATION Jia01 \l 1033 ]: −1 ( ) T n ( Ω )= cos n cos Ω |Ω|≤1 −1 cosh ( n cosh Ω )|Ω|≥ 1 { (1.39) Với độ gợn dải thông LAr dB, tần số cắt Ωc=1, giá trị của các phần tử được thể hiện trong Hình 1.6 có thể được tính bằng các công thức sau[ CITATION Jia01 \l 1033 ]: g0 =1 2 π g1= sin γ 2n ( ) gi= gn +1= 1 gi−1 4 sin [ (2i−1)π (2 i−3) π sin 2n 2n với i=2,3 , … , n 2 2 (i−1)π γ + sin n ] [ [ ] (1.40) ] 1 với n lẻ β coth2 với n chẵn 4 { () Trong đó: L Ar 17.37 [ ( )] β=ln coth γ=sinh ( 2nβ ) Một vài giá trị phần tử điển hình cho bộ lọc Tchebyscheff được thể hiện trong Bảng 1.4 cho các gợn dải thông LAr khác nhau ( g1=1, ΩC =1 ), bậc của bộ lọc n = 1 đến 8. Bảng 1.4 Các giá trị phần tử cho bộ lọc thông thấp nguyên mẫu Tchebysheff [5] Với độ gợn dải thông L Ar =0.01dB g2 g3 g4 n g1 g5 g6 g7 g8 g9 1 0.0960 1.0 2 0.4489 0.4078 1.1008 3 0.6292 0.9703 0.6292 1.0 4 0.7129 1.2004 1.3213 0.6476 1.1008 5 0.7563 1.3049 1.5773 1.3049 0.7563 1.0 6 0.7814 1.3600 1.6897 1.5350 1.4970 0.7098 1.1008 7 0.7970 1.3924 1.7481 1.6331 1.7481 1.3924 0.7970 1.0 8 0.8073 1.4131 1.7825 1.6833 Với độ gợn dải thông L Ar =0.04321dB g2 g3 g4 n g1 1.8529 1.6193 1.5555 0.7334 1.1008 g5 g6 g7 g8 g9 1 0.2 1.0 2 0.6648 0.5445 1.2210 3 0.8516 1.1032 0.8516 1.0 4 0.9314 1.2920 1.5775 0.7628 1.2210 5 0.9714 1.3721 1.8014 1.3721 0.9714 1.0 6 0.9940 1.4131 1.8933 1.5506 1.7253 0.8141 1.2210 7 1.0080 1.4368 1.9398 1.6220 1.9398 1.4368 1.0080 1.0 8 1.0171 1.4518 1.9667 1.6574 Với độ gợn dải thông L Ar=0.1dB g2 g3 g4 n g1 2.0237 1.6107 1.7726 0.8330 1.2210 g5 g6 g7 g8 g9 1 0.3052 1.0 2 0.8431 0.6220 1.3554 3 1.0316 1.1474 1.0316 1.0 4 1.1088 1.3062 1.7704 0.8181 1.3554 5 1.1468 1.3712 1.9750 1.3712 1.1468 1.0 6 1.1681 1.4040 2.0562 1.5171 1.9029 0.8618 1.3554 7 1.1812 1.4228 2.0967 1.5734 2.0967 1.4228 1.1812 1.0 8 1.1898 1.4346 2.1199 1.6010 2.1700 1.5641 1.9445 0.8778 1.3554 Đối với yêu cầu độ gợn dải thông LAr dB, độ suy giảm dải chắn tối thiểu LAs dB tại Ω=ΩS , bậc của bộ lọc thông thấp nguyên mẫu Tchebyscheff có thể được tính bằng công thức[ CITATION Jia01 \l 1033 ]: n≥ 0.1L As 10 −1 0.1L 10 −1 −1 cosh Ωs cosh −1 √ Ar (1.41) Hình 1.9 mô tả đáp ứng của một bộ lọc thông thấp Tchebyscheff bậc 5 tần số cắt 1GHz (3dB). Hình 1.9 Đáp ứng bộ lọc thông thấp Tchebyscheff [5] 1.2.3.3 Bộ lọc Elliptic Đáp ứng của bộ lọc Elliptic gợn sóng trong cả dải thông và dải chắn. Hàm truyền bình phương biên độ của loại đáp ứng này là[ CITATION Jia01 \l 1033 ]: 2 |S21 ( jΩ)| = 1 2 1+ε Fn ( Ω) 2 (1.42) n /2 Với F n ( Ω) = { ∏ (Ω2i −Ω2) M i=1 n /2 với n chẵn 2 s 2 i 2 (Ω /Ω −Ω ) ∏ i=1 (n−1)/2 Ω ∏ (Ω2i −Ω2 ) N (n−1)/2i=1 với n ( ≥ 3 ) lẻ 2 2 2 ∏ (Ωs /Ωi −Ω ) i=1 Trong đó Ωi (0< Ωi <1) và Ω s> 1 đại diện cho một số tần số quan trọng. M và N là các hằng số được định nghĩa. F n ( Ω) sẽ dao động giữa ± 1 với |Ω|≤ 1 và |F n (Ω=±1)|=1. Hình 1.10 minh họa hai cấu trúc mạch thường được sử dụng cho các bộ lọc thông thấp nguyên mẫu Elliptic. Không giống với bộ lọc thông thấp nguyên mẫu Butterworth và Tchebyshev, không có công thức đơn giản nào để xác định các phần tử của các bộ lọc thông thấp nguyên mẫu Elliptic. Bảng 1.5 mô tả một số dữ liệu thiết kế hữu ích cho các bộ lọc nguyên mẫu thông thấp Elliptic hai cổng có kết thúc bằng nhau (g0 = gn+1 =