Tài liệu Tài liệu điện tử cơ bản chương 4

ĐẠI HỌC ĐÀ NẴNG TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT KHOA ĐIỆN – ĐIỆN TỬ ĐIỆN TỬ CƠ BẢN TS. NGUYỄN LINH NAM Chương 4: FET VÀ MẠCH ỨNG DỤNG Mục tiêu của chương: - Trình bày được cấu tạo, ký hiệu, đặc tuyến, nguyên lý hoạt động và các tham số cơ bản của FET - Giải thích được sự khác nhau của các loại FET, giữa FET và BJT - Giải thích và tính toán được các mạch điện tử ứng dụng cơ bản dùng FET - Áp dụng được các kiến thức về FET trong thực tế Giới thiệu chung về FET Dòng vào BJT là phần tử được điều khiển bằng dòng Bộ khuếch đại Dòng ra Điện áp vào FET là phần tử được điều khiển bằng áp Bộ khuếch đại Dòng ra Ưu nhược điểm của FET so với BJT Một số ưu điểm:  Dòng điện qua FET chỉ do một loại hạt dẫn đa số tạo nên. Do vậy FET là loại cấu kiện đơn cực (unipolar device).  FET có trở kháng vào rất cao.  Tiếng ồn trong FET ít hơn nhiều so với transistor lưỡng cực.  Do không bù điện áp tại dòng ID = 0 và nên FET có khả năng ngắt điện tốt.  Có độ ổn định về nhiệt cao.  Tần số làm việc cao. Một số nhược điểm: Nhược điểm chính của FET là hệ số khuếch đại thấp hơn nhiều so với BJT. Giống và khác nhau giữa FET so với BJT Giống nhau:  Sử dụng làm bộ khuếch đại.  làm thiết bị đóng ngắt bán dẫn.  Thích ứng với những mạch trở kháng. Một số sự khác nhau:  BJT phân cực bằng dòng, còn FET phân cực bằng điện áp.  BJT có hệ số khuếch đại cao còn FET thì thấp hơn  FET có trở kháng vào lớn  FET ít nhạy cảm với nhiệt độ, nên thường được sử dụng trong các IC tích hợp.  Trạng thái ngắt của FET tốt hơn so với BJT Phân loại FET FET JFET N MOSFET P DE-MOSFET N P E-MOSFET N P -Junction Field Effect Transistor (JFET): Transistor trường điều khiển bằng tiếp xúc P-N (hay gọi là transistor trường mối nối). -Insulated-gate Field Effect Transistor (IGFET): Transistor có cực cửa cách điện. Thông thường lớp cách điện được dùng là lớp oxit nên còn gọi là metal-oxide- semiconductor transistor (viết tắt là MOSFET), chia làm 2 loại: + MOSFET kênh có sẵn (DE-MOSFET) + MOSFET kênh cảm ứng (E-MOSFET) ký hiệu SFET kênh sẵn P N a). JFET P N b). MOSFET kênh MOSFET kênh sẵnsẵn P N c). MOSFET kênh cảm ứng MO MOSF JFET Cấu tạo •Có 2 loại JFET : kênh n và kênh p (JFET kênh n thường thông dụng hơn) •JFET có 3 cực: cực Nguồn S (source); cực Cửa G (gate); cực Máng D (drain) + Cực D và cực S được kết nối vào kênh n (hoặc p). + Cực G được kết nối vào vật liệu bán dẫn p (hoặc n) Drain (D) Gate (G) P N Drain (D) P Gate (G) N P N P N Source (S) JFET kênh n Source (S) JFET kênh p Cơ bản về hoạt động của JFET JFET hoạt động giống như hoạt động của một khóa nước. •Nguồn áp lực nước-tích lũy các hạt e- ở điện cực âm của nguồn điện áp cung cấp từ D và S. •Ống nước ra - thiếu các e- hay lỗ trống tại cực dương của nguồn điện áp cung cấp từ D và S. •Điều khiển lượng đóng mở nước-điện áp tại G điều khiển độ rộng của kênh n, kiểm soát dòng chảy e- trong kênh n từ S tới D. Sơ đồ mạch JFET kênh n Drain (D) VDS VGS Gate (G) P N P Source (S)  Để đảm bảo JFET có khả năng hoạt động như khóa điện tử (có trạng thái dẫn bão hòa và ngắt) hoặc như phần tử khuếch đại (có trạng thái điều khiển được dòng) thì JFET phải được phân cực như sau:  VGS có chiều sao cho 2 chuyển tiếp p - n phân cực ngược  VDS có chiều sao cho hạt dẫn đa số trong kênh dẫn di chuyển từ S tới D  Điều kiện phân cực cho JFET (kênh n) là:   0 >VGS > VGS off VDS > 0 JFET kênh N khi chưa phân cực Drain (D) Khi chưa cấp điện tại các cực, JFET chưa hoạt động Gate (G) P N P Source (S) Rào thế Vγ=0.7V được hình thành giữa 2 lớp bán dẫn P-N một cách tự nhiên JFET kênh N khi đặt điện áp vào D và S, chân G để hở ID Cực G để hở, đặt nguồn điện áp dương giữa D và S (VDS>0) Drain (D) ` VDS Gate (G) P P Source (S) - Xuất hiện dòng điện trong kênh dẫn chạy từ D tới S (hạt dẫn e- chạy từ S tới D) - Vùng tiếp giáp giữa 2 lớp bán dẫn P-N được mở rộng về phía D do càng gần D thì chuyển tiếp P-N càng được phân cực ngược mạnh hơn phía S JFET kênh N khi phân cực bão hòa ID Cực G được nối với cực S, đặt nguồn điện áp dương VDS tăng dần giữa D và S Drain (D) - Dòng điện trong kênh dẫn mạnh dần theo sự gia tăng của điện áp VDS ` VDS VGS=0V Gate (G) P P Source (S) - Vùng phân cực giữa 2 lớp bán dẫn P-N càng được mở rộng về phía D, làm kênh dẫn phía D bị hẹp lại - Tới một giá trị VDS xác định thì dòng trong kênh dẫn không tăng được nữa, IDSS, JFET ở trạng thái bão hòa JFET kênh N phân cực khuếch đại với UGS < 0 ID Drain (D) ` VGS<0V Gate (G) P P Source (S) Đặt nguồn điện áp âm giữa G và S (VGS<0) còn nguồn điện áp dương giữa D và S (VDS>0) - VGS<0 làm phân cực nghịch mối nối P – N làm cho vùng tiếp xúc thay đổi diện tích. VDS Điện áp phân cực nghịch càng lớn thì vùng phân cực càng nở rộng ra, làm cho tiết diện của kênh dẫn bị thu hẹp lại, điện trở kênh tăng lên nên dòng điện qua kênh ID giảm xuống và ngược lại. Như vậy Dòng ID được điều khiển bởi điện áp VGS, JFET làm việc như phần tử khuếch đại JFET kênh N bị thắt kênh dẫn VGS=-Ve ID Gate (G) Drain (D) ` VDS P Nếu tiếp tục tăng VGS theo chiều âm thì tới một giá trị xác định (ký hiệu là VGS off) trong kênh dẫn không có dòng nữa. P Source (S) Kênh dẫn bị thắt do vùng phân cực từ 2 phía mở rộng ra và tiếp xúc nhau, JFET ở trạng thái ngắt Minh họa hoạt động của JFET kênh N JFET kênh N có 3 chế độ hoạt động cơ bản khi VDS >0: 1. VGS = 0, JFET hoạt động bảo hòa, ID= IDSS đạt cực đại 2. VGS < 0, JFET hoạt động khuếch đại, ID↓ khi VGS giảm dần theo chiều âm. 3. VGS =VGS off < 0, JFET ngưng hoạt động, ID=0