Tài liệu Skkn tìm hiểu mạch logic và mạch dồn kênh

PHẦN MỞ ĐẦU 1.Lý do chọn đề tài Ngày nay, sự phát triển của công nghệ thông tin đã làm thay đổi hoàn toàn bộ mặt đời sống, cùng với tốc độ phát triển chóng mặt ấy, thì hệ thống kỹ thuật truyền thông ngày càng được cải tiến và nâng cấp. Sự phát triển đó đã tạo ra những biến đổi kỳ diệu trong đời sống nhân loại. Mạch điện tử thực hiện chức năng ghép nhiều đường lại với nhau được gọi là mạch dồn kênh. Mạch dồn kênh ngày nay được sử dụng rất rộng rãi trong nhiều lĩnh vực hiện đại liên quan trực tiếp tới điện tử như ghép - tách kênh điện thoại, kênh truyền hình, truyền dữ liệu nối tiếp, mạng truyền internet,… Với tần số hoạt động được của các IC mạch số hàng Mhz trở lên nên cho phép ghép truyền được rất nhiều đường tín hiệu và dữ liệu đi coi như là đồng thời. Vì vậy, là sinh viên lớp sư phạm kỹ thuật công nghiệp năm thứ ba, tôi chọn đề tài này trong môn kỹ thuật điện tử với nhu cầu thu thập nhiều thông tin khoa học, công nghệ và ứng dụng thực tế của mạch dồn kênh để phục vụ cho việc học và dạy sau này của mình được tốt hơn. 2.Mục tiêu và nhiệm vụ nghiên cứu -Sinh viên tập dượt nghiên cứu khoa học. -Nghiên cứu bộ hợp kênh, hiểu được cách xây dựng mạch logic tổ hợp các bộ hợp kênh, ứng dụng của bộ hợp kênh, tìm hiểu IC 74LS151. 3. Phƣơng pháp nghiên cứu - Tổng quan, lựa chọn, sắp xếp các tài liệu liên quan đến đề tài: sách giáo khoa, sách tham khảo và các tư liệu trên mạng internet… 4.Phạm vi nghiên cứu +Mạch logic tổ hợp. +Bộ dồn kênh MUX (MULTIPLEXER). +IC. Trang 1 5.Ý nghĩa khoa học của đề tài Bộ hợp kênh được sử dụng rất phổ biến trong ngành công nghệ thông tin, có nhiều đặc tính riêng và mới so với bộ phân kênh, bộ giải mã,…Thông qua việc nghiên cứu giúp sinh viên nâng cao tri thức khoa học công nghệ, đồng thời là bước đầu giúp sinh viên làm quen với nghiên cứu khoa học. Trang 2 PHẦN NỘI DUNG CHƢƠNG 1. MẠCH LOGIC TỔ HỢP 1.1 Khái niệm mạch logic tổ hợp - Mạch tổ hợp (combinational ciruits) được tạo thành từ các phần tử logic cơ bản. Trạng thái lối ra của mạch tại một thời điểm bất kỳ chỉ phụ thuộc vào tổ hợp các trạng thái logic ở lối vào tại thời điểm đó, nó không phụ thuộc vào trạng thái lối ra ở thời đểm trước đó (trạng thái quá khứ). Các loại mạch sau đây thuộc loại này: các bộ số học, hợp kênh, phân kênh, biến đổi mã. - Mạch logic có m đầu vào và 8n đầu ra. 1.2 Bài toán thiết kế mạch logic - Với một mạch logic tổ hợp bất kỳ, nếu cho trước chức năng ta có thể thiết kế và thực hiện được. Các bước tiến hành như sau: + Từ yêu cầu chức năng ta lập ra bảng chân lý của hàm. + Từ bảng chân lý suy ra phương trình logic. + Tối giản hóa hàm logic. + Vẽ sơ đồ logic từ các cổng cơ bản. Ví dụ: Cho mạch SN 7451 và mạch NAND 7400 Hình 1.1 SN 7451 Hình 1.2 NAND 7400 Hãy dùng hai loại vi mạch này thiết kế bộ bán tổng hợp thực hiện phép cộng hai số A và B hoạt động theo bảng chân lý sau: Bảng 1 A 0 1 0 1 B 0 0 1 1 S 0 1 1 0 C 0 0 0 1 Trang 3 - Từ bảng chân lý ta xác định được hàm logic của bộ bán tổng hợp: S=AB + AB Nhớ C = AB. Từ đây vận dụng các định luật của đại số logic biến đổi S và C thành các phương trình ứng dụng với sơ đồ: C S SN 7400 Hình 1.3 Sơ đồ logic bộ bán tổng hợp Trang 4 CHƢƠNG 2. MẠCH DỒN KÊNH MUX (MULTILEXER) 2.1 Tìm hiểu về mạch dồn kênh 2.1.1 Khái niệm + Bộ hợp kênh hay còn gọi là bộ dồn kênh (Multilexer - MUX) là một mạch logic tổ hợp làm chức năng chọn lọc, truyền dữ liệu từ nhiều đường vào dồn về một đường ra. Các đường vào của bộ hợp kênh gồm hai loại: các đường vào dữ liệu và các đường vào điều khiển chọn kênh. Nếu số đường vào dữ liệu là n thì số lối vào điều khiển S tối thiểu là S = log2n. + Tùy theo tổ hợp các giá trị lối vào khiển để chọn kênh mà lối ra được nối với một lối vào dữ liệu tương ứng. Để người dùng không nhầm lẫn trong việc xác định địa chỉ kênh, các nhà sản xuất vi mạch đã dùng các chỉ số kênh trùng với số nhị phân của tổ hợp lối vào điều khiển. 2.1.2 Sơ đồ chức năng của MUX Di Z = Dl Dk DN-1 MUX Đầu vào chọn địa chỉ 1 trong N S Hình 2.1 Sơ đồ chức năng của MUX Trang 5 2.2 Bộ dồn kênh hai đầu vào: hoạt động theo mức logic của S khi S = 0 thì G0 mở và Z = D0, còn khi S = 1 cổng G1 sẽ mở cho phép D1 qua và Z = D1 Sơ đồ logic D1 Z G1 Đầu vào G D0 Đầu ra dữ liệu G0 Hình 2.2 Bộ dồn kênh 2 đầu vào dữ liệu 2.3 Bộ dồn kênh bốn đầu vào dữ liệu Bộ dồn kênh bốn lối vào dữ liệu, một lối ra dữ lối ra dữ liệu. 2.3.1 Sơ đồ khối 74LS151 I7 I6 I5 I4 I3 I2 I1 I0 E S2 S1 S0 Y YN Trang 6 2.3.2 Bảng sự thật A 0 0 1 1 B 0 1 0 1 Y D0 D1 D2 D3 Phương trình logic của bộ dồn kênh: Y = AB D0 + A BD1 + A B D2 + ABD3 2.3.1 Sơ đồ logic D0 G0 G1 D1 Z D2 G2 D3 S0 S1 Hình 2.3 Bộ dồn kênh 4 đầu vào dữ liệu 2.4 Mạch điện bộ dồn kênh 8 đầu vào (IC 74151) - Ngoài 3 bit A, B, C xuất hiện ở các đầu vào chọn để tạo mã địa chỉ cho các đầu vào dữ liệu tương ứng từ D0 tới D7 với tổ hợp từ 000 đến 111, vi điện tử MUX loại này còn có thêm một đầu vào cho phép E ở mức cực thấp, cung cấp 2 đầu ra Z và Z . Khi E = 0 đầu vào được chọn sẽ truyền tới đầu ra Z (tích cực cao) và đầu ra Z (tích cực thấp) đồng thời, còn khi E =1 thì Z = 0 bất chấp mọi trạng thái của các đầu vào dữ liệu (MUX lúc này bị cấm, không cho hoạt động). Trang 7 2.4.1 Sơ đồ khối YN Y S0 S1 S2 E I0 I1 I2 I3 I4 I5 I6 I7 74LS151 2.4.2 Bảng sự thật E 1 Đầu vào chọn A B Đầu ra C Z X X X Z 1 0 0 0 0 D0 D0 0 0 0 1 D1 D1 0 0 1 0 D2 D2 0 0 1 1 D3 D3 0 1 0 0 D4 D4 0 1 0 1 D5 D5 0 1 1 0 D6 D6 0 1 1 1 D7 D7 0 Trang 8 Từ bảng chân lý, suy ra phương trình logic: Z = D0 ABCE + D1 AB C E + D2 A B CE + D3 A BC E + D4A BCE + D5A B C E + D6AB CE + D7ABC E 2.4.3 Sơ đồ logic Hình 2.4 Mạch nguyên lý của IC MUX 74151 Chú giải: VCC = chân 16, GND (ground - nối đất) = chân 8, : số chân 2.5 Bộ dồn kênh 16 đầu vào dữ liệu - Khi cần một bộ MUX có 16 đầu vào dữ liệu từ D0 đến D15 ta có thể sử dụng 2 IC dồn kênh 8 đầu vào. Ví dụ: 74HC151 kết hợp với 4 bit chọn địa chỉ S3, S2, S1, S0. Đầu vào chọn địa chỉ S3 sẽ quyết định IC dồn kênh nào được phép hoạt động vì cả hai IC S3 được nối tới đầu vào E trực tiếp (với nhóm trên) hay qua cổng NOT (với nhóm dưới). Khi S3 = E (t) = 0, MUX sẽ được phép làm việc với bộ mã địa chỉ S2 S1 S0 cho đầu ra Z(t) tương ứng với một trong các dữ liệu từ D0 đến D7, lúc này S3 = 1 = E (2) nên Trang 9 MUX (2) bị cấm hoạt động. Khi S3 = E = 1, tình hình sẽ ngược lại là MUX (2) được phép làm việc cho ra các dữ liệu từ D8 đến D15 tùy theo mã S2 S1 S0 tương ứng, còn MUX (1) bị cấm. Đầu ra cổng OR ta nhận được X = Z(1) + Z(2) sẽ xuất hiện một trong các dữ liệu từ D0 đến D15. Bộ dồn kênh 2 đầu vào chập 4 (IC 74157, 74LS157, 74HC157) cho trên hình 2.5b bên trong có chứa 4 bộ dồn kênh 2 đầu vào như hình 2.2 đã thể hiện. Ký hiệu logic của IC và bảng chân lý được cho ở dưới đây. Ta chú ý cách đặt nhãn dữ liệu cho đầu vào và đầu ra tương ứng của loại IC 74157 đã xét ở trên: khi đó D0 thể hiện 1 dữ liệu BCD 4 bit (D0a, D0b, D03, D0d) D1 thể hiện tương tự 4 bit dữ liệu (D1a…..D1d) tại các đầu vào. Khi tín hiệu ở đầu vào đã chọn địa chỉ E S = 00. Dữ liệu D0 được truyền tới đầu ra, còn khi E S = 01 dữ liệu BCD D1 được truyền tới đầu ra. Mức E = 0 thể hiện sự cho phép (còn E =1 thì MUX bị cấm), mức S = 0 khi đã có E = 0 là cho phép D0 BCD truyền qua MUX, còn khi S = 1 (đã có E = 0) là cho phép D1 truyền qua MUX. Đây là một trường hợp rất có ích trong các ứng dụng của MUX sau này. Hình 2.5a MUX 16 đầu vào dữ liệu và 4 đầu vào chọn dùng 2 IC 74HC151 Trang 10 2.5.1 Sơ đồ khối E I0d I1d I0c I1c I0b I1b I0a I1a S Yd Yc Yb Ya 74LS157 2.5.2 Bảng sự thật Vào chọn Ra E S Za Zb Zc Zd 1 X 0 0 0 0 0 0 D0a D0b D0c D0d 0 1 D1a D1b D1c D1d 2.5.3 Sơ đồ logic D1a D0a D1b D0b D1c D0c D1d D0d S E Za Zb Zc Zd Hình 2.5b Mạch điện logic IC 74157 chập 4 MUX 2 đầu vào Trang 11 CHƢƠNG 3. TÌM HIỂU IC 74LS151 3.1 Một số ứng dụng quan trọng của MUX 1.Định tuyến dữ liệu: có nhiều dữ liệu được định hướng tới một đích duy nhất, khi đó sử dụng bộ dồn kênh sẽ cho phép chọn dữ liệu nào (định tuyến đầu vào) hướng tới đích, các dữ liệu không được chọn sẽ bị giữ lại (cấm) không tới được đích. Ví dụ: Có hai nguồn dữ liệu ở dạng mã BCD 8 bit thể hiện kết quả đếm số xung tại các đầu ra song song của 2 bộ đếm xung, cần chọn một trong trong hai luồng BCD 8421 này tới đích là một khối giải mã BCD thành 7 vạch và hiển thị kết quả trên 2 màn hình LED tương ứng với số thập phân hàng chục và hàng đơn vị. 2.Chuyển đổi một luồng dữ liệu từ song song (xuất hiện đồng thời) thành nối tiếp (xuất hiện tuần tự) sử dụng MUX: Một luồng dữ liệu số song song có tính chất mọi bit của nó xuất hiện đồng thời, luôn có ưu thế về tốc độ xử lý nhanh như khi truyền nó đi trên một khoảng cách xa sẽ tốn nhiều đường truyền nên thông thường nó được chuyển đổi thành dữ liệu kiểu nối tiếp (với tính chất các bit xuất hiện tuần tự, thời gian giữa 2 bit liên tiếp của dãy gọi là một chu kỳ bit) trước khi đưa tới đường truyền. Hình sau cho phép thực hiện biến đổi 8 bit dữ liệu song song thành một dãy nối tiếp theo trật tự xác định nhờ các tính hiệu chọn S2S1S0 luân chuyển tuần tự từ trạng thái 000 đến trạng thái 111 theo một chu kỳ xác định nhờ khối tạo xung nhịp (clock) tạo ra xung có chu kỳ là TB. Trang 12 1 X0 0 X1 11101001 0 X2 X7 1 X3 0 X4 1 X5 1 X6 1 X7 Thanh ghi lưu trữ dữ liệu 8 bit từ X0 đến X7 X0E MUX 8 ĐẦU E VÀO 74HC151 S2 S1 S0 (22) (21) (20) Bộ đếm nhị phân 3 bit (chia đôi liên tiếp xung nhịp) Z N Tạo xung R nhịp Hình 3.1 Chuyển dữ liệu song song 8 bit X7 đến X0 thành dãy nối tiếp 8 bit sau 8 nhịp Z = X7X6X5X4X3X2X1X0 Đồ thị thời gian minh họa hoạt động của bộ đếm thể hiện trên hình 3.2, đầu ra bộ đếm có trạng thái tuần tự của S2 S1 S0 với 8 tổ hợp xuất hiện liên tiếp theo thời gian (với chu kỳ là TB từ 000 khi 0  t < TB đến 111 khi 7TB  t< 8TB ) tạo mã chọn cho MUX và do đó tại đầu ra Z sẽ xuất hiện lần lượt các xung X0 = 1, X1= 0…., X6 = 1 và X7 = 1 như thể hiện trên đồ thị hình 3.2 (cần lưu ý xung R xuất hiện đầu tiên trước dãy xung Xi để xóa bộ đếm về trạng thái ban đầu). Trang 13 R Vào đếm N t TB 2TB 3TB 1 1 S0 0 0 0 TB 1 1 0 8TB 0 1 0 t 1 S1 t 0 1 S2 0 Mã chọn cho MUX S0S1S2 000 001 TB Dạng sóng cho Z 0 010 2TB 011 3TB 100 4TB 1 0 0 1 0 X0 X2 X3 X3 X4 TB 2TB 3TB 4TB 101 5TB 110 6TB 1 1 1 X5 X6 X7 5TB 6TB 111 7TB 7TB 8TB t 8TB Hình 3.2 Đồ thị thời gian của bộ đếm 3. Sử dụng MUX tạo hàm logic trực tiếp từ bảng chân lý không cần rút gọn, với mục đích này các đầu vào chọn được coi là các biến logic, mỗi đầu vào dữ liệu được nối thường xuyên tới mức cao (1) hay mức theo (0) tùy theo bảng chân lý . Để làm rõ xét ví dụ sau: Ta muốn có hàm Z : 3 biến A, B, C có bảng chân lý bảng 3.3 hàm Z có 4 số hạng bằng 0 là D0, D3, D5, D6 ứng với các tổ hợp CBA , C BA, C B A và CB A ; như vậy 4 cổng vào dữ liệu tương ứng được nối thường Trang 14 được nối thường xuyên tới 0V. Các số hạng còn lại có giá trị 1 là CB A, C B A , C BA và CBA ứng với các cổng dữ liệu D1, D2, D4 và D7, ta nối thường xuyên tới mức nguồn +Vcc = 5V (qua điện trở 1kΩ hạn chế dòng) như vậy chỉ các mã địa chỉ ứng với 4 tổ hợp vừa nêu là cho phép giá trị mức 1 đạt được ở đầu ra và bằng cách này đã tạo ra hàm Z muốn có. Đầu vào chọn Đầu ra C(S2) B(S1) C(S0) Z 0 0 0 0 D0 0 0 1 1 D1 0 1 0 1 D2 0 1 1 0 D3 1 0 0 1 D4 1 0 1 0 D5 1 1 0 0 D6 1 1 1 1 D7 Bảng 3.3 Bảng chân lý hàm logic muốn có 3.2 Một số IC thƣờng dùng trong bộ dồn kênh - 74LS151 có 8 ngõ vào dữ liệu, 1 ngõ vào cho phép G tác động ở mức thấp, 3 ngõ vào chọn C B A, ngõ ra Y còn có ngõ đảo của nó : Y. Khi G ở mức thấp nó cho phép hoạt động ghép kênh mã chọn CBA sẽ quyết định 1 trong 8 đường dữ liệu được đưa ra ngõ Y. Ngược lại khi G ở mức cao, mạch không được phép nên Y = 0 bất chấp các ngõ chọn và ngõ vào dữ liệu. - 74LS153 gồm 2 bộ ghép kênh 4:1 có 2 ngõ vào chọn chung BA mỗi bộ có ngõ cho phép riêng, ngõ vào và ngõ ra riêng. Tương tự chỉ khi G ở mức 0 ngõ Y mới giống 1 trong các ngõ vào tuỳ mã chọn. - 74LS157 gồm 4 bộ ghép kênh 2:1 có chung ngõ vào cho phép G tác động ở mức thấp, chung ngõ chọn A. Ngõ vào dữ liệu 1I0, 1I1 có ngõ ra tương ứng là 1Y, ngõ vào dữ liệu 2I0, 2I1 có ngõ ra tương ứng là 2Y, … Khi G ở thấp và A ở thấp sẽ Trang 15 cho dữ liệu vào ở ngõ nI0 ra ở nY (n = 1,2,3,4) còn khi A ở cao sẽ cho dữ liệu vào ở nI1 ra ở nY. 3.3 Tìm hiểu về IC 74LS151 3.3.1 Tổng quan 74LS151 được sản xuất theo công nghệ TTL,là một mạch dồn kênh 8 đầu vào có tốc độ cao. Nó cung cấp khả năng để lựa chọn một bit dữ liệu từ tám đầu vào. Nguồn điện xoay chiều dạng sóng: Hình 1 Hình 2 3.3.2 Sơ đồ Hình 3.3.2 Sơ đồ chân IC74LS151 Tên cổng: ` S0 – S2 : Chọn đầu vào E : Kích hoạt tính năng đầu vào (tích cực thấp) I0 – I7: Đầu vào ghép kênh Z: Đầu ra ghép kênh Z : Đầu ra ghép kênh đầy đủ Trang 16 Chú ý: a) 1 đơn vị tải trọng (U.L.) = 40 μA cao (HIGH)/1.6 mA thấp (LOW) b) Yếu tố đầu ra ở mức thấp (LOW) là 2,5 U.L. HIGH LOW 0.5 U.L. 0.25 U.L. 0.5 U.L. 0.25 U.L. 0.5 U.L. 0.25 U.L. 10 U.L. 5 (25) U.L. 10 U.L. 5 (25) U.L. Bảng 3.3.2 Thông số hoạt động Thông tin khác: SN54LSXXXJ Gốm SN74LSXXXN Nhựa SN74LSXXXD SOIC Sơ đồ khối Trang 17 Sơ đồ logic Chú giải: VCC = chân 16, GND (ground - nối đất) = chân 8, : số chân 3.3.3 Nguyên lý hoạt động 74LS151 có 8 ngõ vào dữ liệu, 1 ngõ vào cho phép E tác động ở mức thấp, 3 ngõ vào chọn S0, S1, S2, có hai ngõ ra khẳng định và phủ định. Khi E ở mức thấp nó cho phép hoạt động ghép kênh mã chọn S0S1S2 sẽ quyết định 1 trong 8 đường dữ liệu được đưa ra ngõ ra. Ngược lại khi E ở mức cao, mạch không được phép nên ngõ ra = 0 bất chấp các ngõ chọn và ngõ vào dữ liệu. Chức năng logic được cung cấp tại đầu ra là: Z = E .( I0 S0S1S2 + I1S0 S1S2 + I2 S0 S1 S2 + I3S0S1 S2 + I4 S0S1 S2 + I5S0 S1 S2 + I6 S0 S1S2 + I7S0S1S2 ) LS151 cung cấp các khả năng chọn dữ liệu hoặc thông tin điều khiển từ 8 ngõ vào dữ liệu trong một gói. Bằng cách thao tác thích hợp của các yếu tố đầu vào, LS151 có thể cung cấp bất kỳ chức năng logic của các biến và trạng thái đảo của nó. Trang 18 Bảng sự thật Chú giải: H: HIGH - Mức điện áp cao L: LOW - Mức điện áp thấp X: Không xác định 3.3.4 Điều kiện làm việc 3.3.4.1 Phạm vi bảo đảm hoạt động Thấp nhất Loại Cao nhất Đơn vị 4.5 5.0 5.5 V 4.7 5.0 5.25 54 - 55 25 125 74 0 25 70 Kí hiệu Thông số VCC Điện áp cung cấp 54 74 Điều hành phạm vi nhiệt độ môi trường xung quanh TA 0 C Trang 19 IOL Dòng điện đầu ra mức thấp 54 74 - 0.4 Ma IOH Dòng điện đầu ra mức cao 54 4.0 Ma 74 8.0 3.3.4.2 Đặc điểm dòng điện một chiều trên phạm vi nhiệt độ hoạt động (trừ trƣờng hợp quy định) Kí hiệu Thông số VIH Điện áp đầu ra ở mức cao VIL Điện áp đầu vào ở mức thấp Giới hạn Thấp nhất Loại Cao nhất 2.0 54 0.7 74 0.8 VIK Điện áp đầu vào kẹp diode VOH Điện áp đầu ra ở mức cao -0.65 -1.5 Đơn vị Điều kiện kiểm tra V Đảm bảo điện áp đầu vào mức cao cho tất cả đầu vào V Đảm bảo điện áp đầu vào mức thấp cho tất cả đầu vào V VCC = MIN, IIN = - 18 mA VCC = MIN, IOH = MAX,VIN = VIH hoặc VIL trên bảng sự thật 54 2.5 3.5 V 74 2.7 3.5 V Trang 20